Λεπτομέρειες:
|
|
Τόπος καταγωγής: | Αρχικός |
---|---|
Μάρκα: | original |
Πιστοποίηση: | ISO9001:2015standard |
Αριθμό μοντέλου: | Mt61k256m32je-14-α |
Πληρωμής & Αποστολής Όροι:
|
|
Ποσότητα παραγγελίας min: | 10pcs |
Τιμή: | 12.74-14.28 USD/PCS |
Συσκευασία λεπτομέρειες: | Πρότυπα |
Χρόνος παράδοσης: | 1-3 εργάσιμες ημέρες |
Όροι πληρωμής: | T/T, Western Union, PayPal |
Δυνατότητα προσφοράς: | 10000pcs/months |
Λεπτομερής ενημέρωση |
|||
Συσκευασία: | δίσκος | Τοποθετώντας ύφος: | SMD/SMT |
---|---|---|---|
Συσκευασία/περίπτωση: | Fbga-180 | Τάση ανεφοδιασμού: | 1.3095 Β-1,3905 Β |
οργάνωση: | 256 Μ Χ 32 | FPQ: | 1260 |
Υψηλό φως: | Μια mt61k256m32je-14-αστραπιαία σκέψη 8gb emmc,αστραπιαία σκέψη 256MX32 8gb emmc,ολοκληρωμένο κύκλωμα GDDR6 8G ελεγκτών DRAM |
Περιγραφή προϊόντων
MT61K256M32JE-14: Μια αρχική αποθήκευση στοιχείων μνήμης DRAM GDDR6 8G 256MX32 FBGA
Χαρακτηριστικά γνωρίσματα
• VDD = VDDQ = 1.35V ±3%, 1.25V ±3%, και 1.20V – 2%/+3%
• VPP = 1.8V – 3%/+6%
• Ποσοστό στοιχείων: 12 Gb/s, 14 Gb/s, 16 Gb/s
• 2 χωριστά ανεξάρτητα κανάλια (x16)
• x16/x8 και 2 κανάλι/ψευδο διαμορφώσεις τρόπου καναλιών (PC) που τίθεται στην αναστοιχειοθέτηση
• Ενιαίες τελειωμένες διεπαφές ανά κανάλι για τη διεύθυνση εντολής (ασβέστιο) και τα στοιχεία
• Διαφορική εισαγωγή CK_t/CK_c ρολογιών για το ασβέστιο ανά 2 κανάλια
• Μια διαφορική εισαγωγή WCK_t/WCK_c ρολογιών ανά κανάλι για τα στοιχεία (DQ, DBI_n, EDC)
• Διπλές εντολή/διεύθυνση ποσοστού στοιχείων (ΟΔΓ) (CK)
• Ποσοστό στοιχείων τετραγώνων (QDR) και διπλά στοιχεία ποσοστού στοιχείων (ΟΔΓ) (WCK), ανάλογα με τη λειτουργούσα συχνότητα
• η αρχιτεκτονική 16n prefetch με 256 μπιτ ανά σειρά διάβασε ή γράφει την πρόσβαση
• 16 εσωτερικές τράπεζες
• 4 ομάδες τραπεζών για το tCCDL = 3tCK και 4tCK
• Προγραμματίσημη ΔΙΑΒΑΣΜΕΝΗ λανθάνουσα κατάσταση
• Προγραμματίσημος ΓΡΑΨΤΕ τη λανθάνουσα κατάσταση
• Γράψτε τη λειτουργία μασκών στοιχείων μέσω του λεωφορείου ασβεστίου με την ενιαία και διπλή κοκκοποίηση μασκών ψηφιολέξεων
• Αντιστροφή λεωφορείων στοιχείων (DBI) και αντιστροφή λεωφορείων ασβεστίου (CABI)
• Εισόδου-εξόδου PLL
• Λεωφορείο ασβεστίου που εκπαιδεύει: Εισαγμένος ασβέστιο έλεγχος μέσω των σημάτων DQ/DBI_n/EDC
• WCK2CK κατάρτιση ρολογιών με τις πληροφορίες φάσης μέσω των σημάτων EDC
• Τα στοιχεία διαβάζουν και γράφουν την κατάρτιση μέσω διαβασμένου FIFO (βάθος = 6)
• Ανάγνωσης-γραφής ακεραιότητα μετάδοσης στοιχείων που εξασφαλίζεται από τον κυκλικό έλεγχο πλεονασμού
• Προγραμματίσημη ΔΙΑΒΑΣΜΈΝΗ κέντρο ανίχνευσης και ελέγχου λανθάνουσα κατάσταση
• Το προγραμματίσημο κέντρο ανίχνευσης και ελέγχου ΓΡΆΦΕΙ τη λανθάνουσα κατάσταση
• Προγραμματίσημο σχέδιο λαβής EDC για CDR
• Τρόπος RDQS στις καρφίτσες EDC
DRAM | |
RoHS: | Λεπτομέρειες |
SGRAM - GDDR6 | |
SMD/SMT | |
Fbga-180 | |
τριανταδυάμπιτος | |
256 Μ Χ 32 | |
8 Gbit | |
1,75 Ghz | |
1.3905 Β | |
1.3095 Β | |
0 Γ | |
+ 95 Γ | |
MT61K | |
Δίσκος | |
Εμπορικό σήμα: | Αρχικός στο απόθεμα |
Υγρασία ευαίσθητη: | Ναι |
Τύπος προϊόντων: | DRAM |
Ποσότητα πακέτων εργοστασίων: | 1260 |
Υποκατηγορία: | Αποθήκευση μνήμης & στοιχείων |
Βάρος μονάδων: | 0,194430 oz |
Εισάγετε το μήνυμά σας